Arquitectura e Ingeniería de Computadores (Ingeniería Informática)

Unidad de Instrucción Segmentada

Pedro López, Salvador Petit, Sergio Sáez

Introducción

En el diseño de procesadores segmentados, existen diversas opciones de implementación que permiten resolver los riesgos o conflictos derivados de la ejecución de varias instrucciones en el mismo ciclo del procesador. Estas opciones pueden ofrecer mayores o menores prestaciones (medidas en Ciclos Por Instrucción o CPI) y pueden afectar a la arquitectura del juego de instrucciones desde el punto de vista del programador o del compilador.

En este laboratorio, se presenta un simulador que permite modelar el comportamiento de un procesador segmentado ejecutando un programa arbitrario. El simulador permite probar diversas opciones de implementación relacionadas con la resolución de conflictos de datos (que ocurren entre instrucciones al pasarse los datos a través de los registros) y de control (que ocurren con las instrucciones cuya ejecución depende del resultado de una instrucción de salto previa).

El simulador es capaz de simular ciclo a ciclo la ejecución de instrucciones del MIPS, así como el avance de las mismas por la ruta de datos de la máquina.

Soporta un subconjunto de las instrucciones del MIPS que operan sobre el banco de registros entero. Tiene cache de instrucciones y de datos separadas (arquitectura Harvard). Los registros se escriben y leen en el primer y segundo semiciclo de reloj, respectivamente.

Los riesgos de datos pueden resolverse insertando Stalls (ciclos de parada) o con Cortocircuitos.

Los riesgos de control pueden resolverse aplicando diversas estrategias: Stalls, Predict Not Taken y Delay Slot, con tres posibilidades de latencia de salto (1, 2, o 3).

Nótese que la ruta de datos simulada cambia en función de las estrategias empleadas para resolver los riesgos.

Al pulsar el botón Ejecutar se ejecuta el programa en ensamblador, lo que abre una nueva página del navegador que muestra la configuración del procesador y el contenido inicial de la memoria, así como unos enlaces a otras páginas que permiten navegar por los resultados:

• Página INICIO: Muestra la configuración del procesador y el contenido inicial de la memoria.
• Página FINAL: Muestra los resultados de prestaciones tras la ejecución, la configuración del procesador y el contenido final de la memoria.
• Página Estado: Muestra el diagrama instrucciones-tiempo correspondiente a la ejecución del programa en un ciclo dado, así como el estado de la unidad de ejecución, que indica qué instrucción ocupa cada una de las etapas del procesador (cada instrucción se muestra en un color diferente).
  También muestra el contenido de los registros y de la memoria al final del ciclo. En caso de operaciones de lectura o escritura, se utiliza como color de fondo en el registro o posición de memoria accedido el correspondiente la instrucción implicada.
  Por último, desde esta página tenemos enlaces a las páginas de estado correspondientes a 1, 5 o 10 ciclos anteriores o posteriores al actual.

Navegando por las páginas de estado podemos observar el avance de las instrucciones a lo largo de la unidad de instrucción segmentada así como la inserción de ciclos de parada cuando se detectan riesgos. En la página FINAL se pueden obtener los resultados finales de prestaciones así como analizar el contenido de los registros y la memoria para comprobar la correcta ejecución del programa.

Objetivos

• Conocer el manejo de un simulador de computador segmentado.
• Analizar la influencia de los riesgos de control y datos en la prestaciones de la unidad de instrucción segmentada.

Instrucciones de Uso

• Lanzar a ejecución el programa en ensamblador precargado en el simulador, resolviendo riesgos de datos y de control mediante Stalls. Tras la ejecución, se debe haber almacenado en la dirección definida por la etiqueta z el vector con el resultado del programa. Anotar el número de instrucciones ejecutadas, los ciclos totales transcurridos y el CPI obtenido.
• Ejecutar de nuevo el programa cambiando a Predict Not Taken la resolución de riesgos de control. Si analizamos la ejecución ciclo a ciclo para la primera iteración del bucle, podemos observar cómo se abortan las instrucciones buscadas incorrectamente tras la instrucción salto (puesto que éste es efectivo). Accediendo a los resultados finales, anotar el número de instrucciones ejecutadas, los ciclos totales transcurrido y el CPI obtenido. Comparar estos resultados con los de la primera ejecución calculando la aceleración.
• Manteniendo la resolución de los riesgos de control mediante Predict Not Taken, modificar la configuración del simulador para que los riesgos de datos se resuelvan mediante Cortocircuitos y ejecutar el programa. El análisis de la ejecución ciclo a ciclo de la primera iteración del bucle nos permite observar cómo se aplican los cortocircuitos adecuados. Accediendo a los resultados finales, anotar el número de instrucciones ejecutadas, los ciclos totales transcurridos y el CPI obtenido. Comparar estos resultados con los de la primera ejecución calculando la aceleración.
• Seleccionar las estrategias de resolución de riesgos Predict Not Taken y Cortocircuitos y modifícar el código para reducir la penalización por riesgos de datos. Téngase en cuenta que si se aplican cortocircuitos, las únicas instrucciones que insertan ciclos de parada para resolver los riesgos de datos son las de carga. Accediendo a los resultados finales, anotar el número de instrucciones ejecutadas, los ciclos totales transcurridos y el CPI obtenido. Comparar estos resultados con los de la primera ejecución calculando la aceleración.
• Manteniendo los Cortocircuitos para resolver los riesgos de datos, seleccionar ahora Delay Slot con latencia de salto 1 como estrategia de resolución de los riesgos de control. Partiendo del código obtenido en el apartado anterior, modificarlo nuevamente para que se ejecute adecuadamente, intentando rellenar el delay slot con instrucciones útiles. Accediendo a los resultados finales, anotar el número de instrucciones ejecutadas, los ciclos totales transcurridos y el CPI obtenido. Comparar estos resultados con los de la primera ejecución calculando la aceleración.
• Manteniendo los Cortocircuitos para resolver los riesgos de datos, seleccionar ahora Delay Slot con latencia de salto 3 como estrategia de resolución de los riesgos de control. Partiendo del código obtenido en el apartado anterior, modificarlo nuevamente para que se ejecute adecuadamente, intentando rellenar el delay slot con instrucciones útiles. Accediendo a los resultados finales, anotar el número de instrucciones ejecutadas, los ciclos totales transcurridos y el CPI obtenido. Comparar estos resultados con los de la primera ejecución calculando la aceleración.

Simulador